<address id="9993j"><address id="9993j"><listing id="9993j"></listing></address></address><form id="9993j"><nobr id="9993j"><meter id="9993j"></meter></nobr></form>

    <output id="9993j"><nobr id="9993j"></nobr></output>

    <noframes id="9993j">
        <address id="9993j"><address id="9993j"></address></address>

          <noframes id="9993j"><address id="9993j"><th id="9993j"></th></address>

          <noframes id="9993j">

            <em id="9993j"><form id="9993j"><nobr id="9993j"></nobr></form></em>
            首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
            EEPW首頁 >> 主題列表 >> fpga

            億歐智庫:2022年中國AI芯片行業深度研究

            • 四大類人工智能芯片(GPU、ASIC、FGPA、類腦芯片)及系統級智能芯片在國內的發展進度層次不齊。用于云端的訓練、推斷等大算力通用 芯片發展較為落后;適用于更多垂直行業的終端應用芯片如自動駕駛、智能安防、機器人等專用芯片發展較快。超過80%中國人工智能產業鏈企 業也集中在應用層。?總體來看,人工智能芯片的發展仍需基礎科學積累和沉淀,因此,產學研融合不失為一種有效的途徑。研究主體界定:面向人工智能領域的芯片及其技術、算法與應用無芯片不AI , 以AI芯片為載體實現的算力是人工智能發展水平的重要衡
            • 關鍵字: AI芯片  GPU  ASIC  FPGA  行業研究  

            Achronix宣布任命江柏漢為全球銷售副總裁

            • 高性能現場可編程邏輯門陣列(FPGA)和嵌入式FPGA(eFPGA)半導體知識產權(IP)領域的領導性企業Achronix半導體公司宣布:公司已任命江柏漢先生為全球銷售副總裁。江先生為Achronix帶來了超過30年的半導體產品銷售經驗,并將領導Achronix全球銷售組織體系。在加入Achronix之前,江先生曾在Marvell半導體公司擔任銷售副總裁兼中國區總經理并常駐上海。在Marvell,江先生通過贏得一些戰略性的項目和提高市場份額,成功地加快了公司業務的增長,同時對多項收購和資產剝離進行了整合和
            • 關鍵字: Achronix  FPGA  

            萊迪思FPGA助力聯想新一代網絡邊緣AI體驗

            • 萊迪思半導體宣布其CrossLink-NX FPGA和專為AI優化的軟件解決方案,將用于聯想最新的ThinkPad X1系列筆記本電腦中。全新的聯想ThinkPad產品系列采用萊迪思充分整合的客戶端硬件和軟件解決方案,能夠在不損失效能或電池使用時間的情況下提供優化的使用者體驗,包括沉浸式互動、更好的隱私保護和更高效的協作。 萊迪思FPGA助力聯想新一代網絡邊緣AI體驗萊迪思營銷和業務發展副總裁Matt Dobrodziej表示:「我們的AI優化解決方案產品旨在滿足希望實現更高智能的各種網絡邊緣應
            • 關鍵字: 萊迪思  FPGA  聯想  邊緣AI  

            基于FPGA的柔性應變測量裝置設計

            • 針對固體火箭發動機推進劑藥柱應變量大、高頻振動時應變不易測量的問題,基于FPGA和柔性應變計設計了柔性應變測量裝置。柔性應變計的測量范圍大,可以測量雙向應變,解決了推進劑藥柱應變測量的難題。FPGA具有實時性高、并行運行的優點,解決了多路應變實時采集的難題。該應變測量裝置還可用于其他高分子材料的應變測量。
            • 關鍵字: 推進劑  柔性應變計  FPGA  高頻振動  高速采集  202111  

            AI與機器學習發展迅速,FPGA可提供高能效和靈活性

            • 1? ?為什么AI/ML發展如此迅速?多年來,人工智能(AI)/機器學習(ML)市場一直以指數級的速度快速增長,其解決方案遍布我們周圍,從機器人和其他機械系統的預測故障算法、電子商務中的購買行為建議、自動駕駛車輛的目標檢測、電子交易中的風險緩解到DNA測序等等,我們身邊有各種各樣的解決方案,示例不勝枚舉。那么,為什么AI/ML發展如此迅速呢?據IDC、Gartner和其他市調機構的分析,全球大約80%的數據是非結構化數據。電子郵件、照片、語音郵件、視頻和許多其他數據源每天都在堆積。無論
            • 關鍵字: AI  機器學習  FPGA  

            一種基于FPGA的BiSS編碼器解碼器設計

            • BiSS協議是一種高速同步串行通信協議,使用BiSS協議的編碼器有利于提高伺服控制系統的動態性能,在高精度絕對式編碼器中應用廣泛。本文在分析BiSS協議數據幀特點的基礎上,利用FPGA設計了BiSS協議編碼器解碼器,采集了BiSS協議編碼器位置數據和總線波形,通過與DSP聯合使用,基于BiSS協議編碼器對永磁同步電機的動態性能進行了驗證,結果表明該設計的合理性。
            • 關鍵字: BiSS  FPGA  編碼器  DSP  202108  

            基于FPGA的一種DDR4存儲模塊設計

            • 5G通信的主要特征包括“高速率、大帶寬”,為了滿足高速率、大帶寬數據的傳輸要求,需要一種存儲技術對數據進行存儲。本文就存儲技術結合DDR4協議,設計了一種DDR4傳輸機制,本研究采用高性能的XCVU9P系列的FPGA芯片作為控制芯片,使用其內部自帶的DDR4 SDRAM(MIG)IP核進行例化核設計。經過驗證,實現在250 MHz時鐘下對DDR4 SDRAM的讀/寫操作,數據無丟失,能夠保證高速率、大帶寬數據正常傳輸,該傳輸機制具有良好的可靠性、適用性及有效性。
            • 關鍵字: DDR4  高速率  大帶寬  FPGA  202108  

            毫米波5G接收機多速率數據設計與研究

            • 針對5G毫米波通信宏基站、微基站等設備的研發、生產、預認證、維修保障等測試需求,設計一款可應用于“5G新基建”通信設備產業鏈多環節所需儀表的高效多速率信號接收機處理模塊。采用先進的并行多相濾波技術和任意速率比FFT處理技術,基于FPGA算法平臺實現毫米波5G接收機多路信號接收時域/頻域并行變速率處理邏輯電路,提高5G復雜波形接收機信號解析的實時性。實驗結果表明,該電路能高效完成5G復雜波形接收機信號的時域/頻域解析,適合作為毫米波5G接收機多速率數據處理實施方案,滿足毫米波5G接收機的功能設計要求。
            • 關鍵字: FPGA  5G  毫米波  接收機  202105  

            基于EG4A20BG256和AD7403的電流采樣電路設計

            • AD7403是一種Σ-Δ型模數轉換器,廣泛應用于需要電氣隔離的伺服控制電機相電流采集場合。EG4A20BG256是一種國產FPGA,適用于伺服控制系統信號采集﹑接口擴展等應用場景。本文基于EG4A20BG256 FPGA設計了AD7403模數轉換器接口電路,采集永磁同步電機相電流,并與伺服控制電路內霍爾電流傳感器和DSP采樣結果進行了對比。結果表明,EG4A20BG256 FPGA可以通過AD7403模數轉換器實現對永磁同步電機相電流的準確采集。
            • 關鍵字: AD7403  EG4A20BG256  FPGA  DSP  永磁同步電機  202105  

            衛星導航信號多通道隔離轉換測量顯示系統的設計實現

            • 設計并實現了一種BD/GPS衛星導航信號多通道隔離轉換測量顯示系統。該系統將一路輸入的BD/GPS信號通過功分器轉換為等量的四路隔離輸出信號,經FPGA解析后實時顯示在電腦屏幕上,為BD/GPS信號的使用提供直觀的數據基礎。
            • 關鍵字: BD/GPS  FPGA  功分器  隔離  202107  

            一種BiSS協議的編碼器數據讀取方法

            • 摘要:針對目前BiSS協議編碼器數據讀取多采用FPGA實現的實際情況,文中介紹一種基于XMC4500微控制器的BiSS協議編碼器數據讀取實現方案。采用該方案,可將使用BiSS協議編碼器的伺服系統控制電路常用的DSP+FPGA雙控制器架構方式簡化為XMC4500單控制器方式,在一定程度上降低了硬件成本和開發難度。用該方案采集BiSS協議編碼器數據的實物平臺,使用LabVIEW顯示對讀取的數據,并與電機自帶增量編碼器值進行對比,同時記錄BiSS協議編碼器實際數據波形圖,結果表明,該方案具有較高的采樣速率和較好
            • 關鍵字: 202106  BiSS  XMC4500  DSP  FPGA  LabVIEW  

            5G NR小區搜索算法的研究及FPGA實現

            • 隨著移動通信的高速發展,5G NR通信已經進入我們的日常生活,5G系統對信息傳輸制訂了全新標準,基于5G NR的小區搜索相對于長期演進(LTE)而言,對同步信號進行了重新定義。文章詳細分析了5G NR系統的主輔同步信號(PSS&SSS),對其新增內容進行了研究,提出了適用于5G NR系統的小區搜索算法,使用MATLAB軟件對該算法的性能進行了仿真分析,最后在FPGA上實現開發應用。
            • 關鍵字: 5G NR  FPGA  小區搜索  PSS  SSS  202105  

            賽靈思:以更高AI效能功耗比 支持邊緣運算自主

            • 邊緣運算主要包含以下四個部分,低時延、AI算力、低功耗以及安全和保密,這四者是邊緣自主非常重要的組成部分,也是邊緣區別于工業和IoT的一個主要特點,也就是用運算資源來支持邊緣的自主,使它能夠獨立于云端。 賽靈思Versal AI Edge系列資深產品線經理 Rehan Tahir賽靈思Versal AI Edge系列高級產品線經理Rehan Tahir指出,當賽靈思在2018年引入Versal ACAP的時候,首先推出的是Versal Core和Prime系列,用于云端和網絡,然后推出了Vers
            • 關鍵字: 賽靈思  FPGA  ADAS  

            5G毫米波基帶數據傳輸的研究與實現

            • 隨著通信技術的快速發展,5G已經正式商用,5G的6G以下波段對傳輸有很高的要求,在6G以上的毫米波段要求的信號帶寬更大,數據傳輸速率更高,高速大帶寬信號要求基帶信號處理的速度將大大增加,對極高速數據流的實時處理和解析使測試變得更加困難,本文主要是研究與設計毫米波基帶數據的傳輸與實現:前端DA的研究與設計、傳輸鏈路的FPGA實現以及毫米波數據的DSP接收處理過程,最后把實現流程成功應用到5G測試儀表之中,驗證了設計的正確性。
            • 關鍵字: 202104  毫米波  FPGA  基帶數據  DSP  

            基于FPGA的數字和模擬信號合成的彩色液晶顯示器

            • 本文介紹了一款智能型高速模擬與數字信號合成的液晶顯示器。該顯示器采用雙FPGA作為主控芯片,利用視頻解碼芯片ADV7180將模擬信號解析為可供液晶屏顯示的RGB信號。
            • 關鍵字: 202104  FPGA  ADV7180  模擬與數字信號  
            共6109條 1/408 1 2 3 4 5 6 7 8 9 10 » ›|

            fpga介紹

            FPGA是英文Field-Programmable Gate Array的縮寫,即現場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門電路數有限的缺點。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個新概念,內部包括可 [ 查看詳細 ]

            熱門主題

            關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
            備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
            五月天国产成人AV免费观看
            <address id="9993j"><address id="9993j"><listing id="9993j"></listing></address></address><form id="9993j"><nobr id="9993j"><meter id="9993j"></meter></nobr></form>

              <output id="9993j"><nobr id="9993j"></nobr></output>

              <noframes id="9993j">
                  <address id="9993j"><address id="9993j"></address></address>

                    <noframes id="9993j"><address id="9993j"><th id="9993j"></th></address>

                    <noframes id="9993j">

                      <em id="9993j"><form id="9993j"><nobr id="9993j"></nobr></form></em>